74ls138译码器功能

　　74ls138三个输入对应8个输出，意思就是一个3位的二进制输入对应一个10进制的一位例如ABC输入111那他那边的Y就会输出对应的一个位置如果ABC译码为8那Y里面就有一个位被弄为低电平。

　　①当一个选通端（E1）为高电平，另两个选通端（（/E2））和（/E3））为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。（即输出为Y0至Y7的非）比如：A2A1A0=110时，则Y6输出端输出低电平信号。

　　②利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。

　　③若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。

　　④可用在8086的译码电路中，扩展内存。

    74ls20与非门功能

　　74ls20是一个四输入一输出的与非门组合的芯片，逻辑功能是完成四个输入的逻辑与非计算功能，1、2、4、5脚输入，6脚输出，13、12、10、9脚输入，8脚输出，3、11两个脚空的，7脚接GND，14脚接Vcc。

    74ls138和74ls20设计的三人表决器原理

　　三人表决器主要由一个3-8位译码器（74LS138）和2个4输入与非门（74LS20）组成。通过三个按钮接受用户输入。按钮按下表示同意，不按下表是否决，当没有人按下按钮时，或只有一个人按下按钮时，例如，S1按下，而S2和S0未按下，则红灯亮，绿灯灭，蜂鸣器无声音，表示否决，当有两个人及以上的人按下按钮后，例如，S1和S2按下，则红灯灭，绿灯亮，蜂鸣器发音，表示通过。运用74LS138译码器和四输入与非门74LS20实现该逻辑功能。

     74ls138和74ls20设计的三人表决器电路图

     用74ls138设计全加器

　　两个二进制数之间的算术运算无论是加、减、乘、除，目前在数学计算机中都是化作若干步加法运算进行的。因此，加法器是构成算术运算器的基本单元。在将两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位3个数相加。这种运算称为全加，所用的电路称为全加器。用两片74LS138设计一个全加器。在考虑到74LS138译码器为3 线－8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，其74LS138工作原理为：当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B））为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。根据以上特性，设计制作出一个全加器。

　　74LS138有三个附加的控制端。当输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。带控制输入端的译码器又是一个完整的数据分配器。如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。

　　用门电路实现两个二进数相加并求出和的组合线路，称为一个全加器。

　　全加器原理图

　　A/a B/b C/c为全加器和译码器的输入，OUT为译码器的输出（0 ~7），S为加法器的和，Co为加法器进位输出。PS：假定译码器输出高电平有效。

　　由表74LS138（2）得出：将3/8译码器的输出OUT（1，2，4，7）作为一个四输入或门的输入，或门的输出作为加法器的和；将3/8译码器的输出OUT（3，5，6，7）作为一个四输入的或门的输入，或门的输出作为加法器的进位输出。