一、集成门电路
数字集成电路按其内部有源器件的不同可以分为两大类：一类为双极型晶体管集成电路（TTL电路）；另一类为单极型集成电路（MOS管组成的电路）。
1．TTL集成逻辑门电路
（1）TTL与非门
CT74S肖特基系列TTL与非门的电路组成如图2-19（a）所示，它由输入级、中间级、输出级3个部分组成。

对图2-19所示电路，如果高电平用1表示，低电平用0表示，则可列出图2-19所示的真值表，如表2-1所示。

图2-20 集电极开路与非门及逻辑符号
② OC 门的应用。
OC门可以实现线与，如图2-21所示，逻辑表达式为
图2-21 用OC门实现线与
（3）与或非门
与或非门电路如图2-23（a）所示，逻辑符号如图2-23（b）所示，逻辑表达式为：

图2-23 与或非门及逻辑符号
（4）三态输出门
三态输出门是指不仅可输出高电平、低电平两个状态，而且还可输出高阻状态的门电路，如图2-24所示，=0时，G输出P=1，VD截止，输出Y=低电平有效。

=1时，G输出P=0，VD导通，输出高阻状态。
2．CMOS集成逻辑门
和 TTL 数字集成电路相比，CMOS 电路的突出特点是微功耗、高抗干扰能力。
（1）CMOS反相器
由两个场效应管组成互补工作状态，如图 2-25 所示。逻辑表达式为：

。
（3）CMOS或非门
如图2-27所示，两个并联的增强型NMOS管VTN1和VTN2为驱动管，两个串联的增强型PMOS管VTP1和VTP2为负载管，组成CMOS或非门，逻辑表达式为：

图2-27 CMOS 或非门
（4）CMOS传输门
将两个参数对称一致的增强型NMOS管VTN和PMOS管VTP并联可构成CMOS传输门，电路和逻辑符号如图2-28所示。

图2-29 CMOS 三态门输出及逻辑符号
当。
当
图2-30 CMOS 异或门及逻辑符号
当输入A=B=0或A=B=1时，即输入信号相同，输出Y=0；当输入A=1或B=1时，即输入信号不同，输出Y=1。其真值表如表2-2所示。

图2-31 逻辑电路
① 写出输出逻辑函数表达式：

表2-4 真值表

表2-5 真值表

图2-32 卡诺图
将上式变化为与非表达式

图2-33 逻辑电路
逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲（又称过渡干扰脉冲）的现象，称为冒险。如图2-34所示。

例如，函数式。若直接根据这个逻辑表达式组成逻辑电路，则可能出现竞争冒险。
（3）消除冒险现象的方法
①增加多余项。例如：。
② 加封锁脉冲。在输入信号产生竞争冒险时间内，引入一个脉冲将可能产生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到来，转换后消失。
③ 加选通脉冲。对输入可能产生尖峰干扰脉冲的门电路增加一个接选通信号的输入端，只有在输入信号转换完成并稳定后，才引入选通脉冲将它打开，此时才允许有输出。
④ 接入滤波电容。如果逻辑电路在较慢速度下工作，可以在输出端并联一电容器。由于尖峰干扰脉冲的宽度一般都很窄，因此用电容即可吸收掉尖峰干扰脉冲。
⑤ 修改逻辑设计。
三、时序逻辑电路
与组合逻辑电路不同，时序逻辑电路在任何一个时刻的输出状态不仅取决于当时的输入信号，而且还取决于电路原来的状态。
1．同步时序逻辑电路的分析方法
（1）分析步骤
① 写方程式。写出时序逻辑电路的输出逻辑表达式（即输出方程）、各触发器输入端的逻辑表达式（即驱动方程）和时序逻辑电路的状态方程。
② 列状态转换真值表。将电路现状的各种取值代入状态方程和输出方程中进行计算，求出相应的次态和输出，从而列出状态转换真值表。
③ 逻辑功能的说明。根据状态转换真值表来说明电路的逻辑功能。
④ 画出状态图和时序图。
（2）分析举例
分析图 2-35 所示电路的逻辑功能，并画出状态转换图和时序图。

驱动方程：，得到电路的状态方程为

，代入输出方程（2-9）和状态方程（2-11）中进行计算后得 Y=0 和，以此类推。可求得可求得表2-6所示的状态转换真值表。

图2-36 状态转换图和时序图
④ 画状态转换图和时序图。根据表2-6可画出图2-36（a）所示的状态转换图。图中的圆圈内表示电路一个状态，箭头表示状态转换方向，箭头线上方标注X/Y为转换条件，X为转换前输入变量的取值， Y为输出值，由于本例没有输入变量，故X未标上数值。
2．同步时序逻辑电路的设计方法
同步时序逻辑电路的设计和分析正好相反，根据给定逻辑功能的要求，设计同步时序逻辑电路。设计的关键是根据设计要求确定状态转换的规律和求出各触发器的驱动方程。