TRF7970A用于13.56MHz RFID/近场通信系统的集成模拟前端和数据组帧器件。内置编程选项使得此器件适合于广泛的相邻或者附近识别系统的应用。它能够执行以下三种模式中的任一模式：RFID/NFC 读取器、NFC 对等点、或者卡仿真模式。内置用户可配置编程选项使得此器件适合于范围宽广的应用。通过在控制寄存器中选择所需的协议可对TRF7970A。到所有控制寄存器的直接存取可根据需要对不同的读取器参数进行微调。
应用电路图解
一个并行或者串行接口（SPI） 可被用于MCU 和TRF7970A读取器间的通信。当使用内置的硬件编码器和解码器的时候，发射和接收功能使用一个128 字节FIFO 寄存器。对于直接发射或者接收功能，由于编码器或者解码器可被旁路绕开，所以MCU 可实时的处理数据。对于MCU I/O 接口，TRF7970A支持从1.8V 至5.5V 的数据通信电平。当使用一个5V 电源时，发射器有一个等同于50Ω 负载的100 mW （+20 dBm） 或者200 mW （+23 dBm） 的可选输出功率水平。发射器支持具有可选调制深度的通断键控（OOK） 和幅移键控（ASK） 调制。TRF7970A还有一个数据传输引擎，此引擎包含针对ISO15693，ISO14443A/B 和FeliCa 的低阶编码。发送数据编码包括自动生成的帧开始（SOF）、帧结束（EOF）、循环冗余校验（CRC）、和奇偶校验位。几个集成的电压稳压器确保了对于完整读取器系统适当的电源噪声抑制。内置的可编程辅助电压稳压器VDD_X（引脚32）为微控制器和读取器系统内的附加外部电路提供高达20mA 的电源。
TRF7970A使用并行微控制器接口的读取器系统
图4-1显示了最灵活的TRF7970A应用电路原理图。ISO15693，ISO14443 和FeliCa 系统都可被设定址。由于DATA_CLK 线路上的低时钟频率，并行接口是将TRF7970A连接至MCU 的最稳健耐用的方法图4-1显示了匹配至一个50Ω 端口，这样可实现到一个适当匹配的50Ω 天线电路或者RF 测量设备的连接（例如，一个频谱分析仪或者一个功率计）。
电路原理图
图4-1显示了一个并行MCU 接口的示例应用电路原理图。
图4-1. 应用电路原理图- 并行MCU 接口
一个msp430F2370（32kB 闪存，2k BRAM）显示在图4-1中。最小MCU 需求取决于应用要求和编码风格。如果只需支持一个ISO 协议或者一个协议的有限命令集，则对于MCU 闪存和RAM 的要求将会大大减少。请注意递归目录和防冲突命令比单槽运行要求更多的RAM。例如，ISO15693（含主机接口）目前的基准固件大约为8kB，使用512B RAM；对于所有支持的协议（具有同样的主机接口），此基准固件接近12kB 并且最少使用1kB 的RAM。为了实现直接模式0 运行需要一个GPIO 运行频率能达到13.56MHz 的MCU。
TRF7970A使用包含从器件选择（SS） 模式的SPI 读取器系统
图4-2显示了针对使用串行端口接口（SPI） 的ISO15693 和ISO14443 系统而进行了优化的TRF7970A应用电路原理图。较短的SPI 线路，无线电设备频率线路的正确隔离，和一个恰当的接地区域对于避免干扰十分重要。DATA_CLK 线路上的推荐时钟频率为2MHz。图4-2显示了匹配至一个50Ω 端口，这样可实现到一个适当匹配的50Ω 天线电路或者RF 测量设备的连接（例如，一个频谱分析仪或者一个功率计）。
电路原理图
图4-2显示了一个具有SS 模式MCU 接口的SPI 的示例应用电路原理图。
图4-2. 应用电路原理图- 具有SS 模式MCU 接口的SPI
一个MSP430F2370（32kB 闪存，2kB RAM）图4-2。最小MCU 需求取决于应用要求和编码风格。如果只需支持一个ISO 协议或者一个协议的有限命令集，则对于MCU 闪存和RAM 的要求将会大大减少。用户应该注意递归目录/防冲突命令比单槽运行要求更多的RAM。例如，ISO15693（含主机接口）目前的基准固件大约为8kB，使用512B RAM；对于所有支持的协议（具有同样的主机接口），此基准固件接近12kB并最少使用1kB 的RAM。为了实现直接模式0 运行需要一个GPIO 运行频率能达到13.56MHz 的MCU。
电源设计思路
TRF7970A正电源输入VIN（引脚2）为3 个内部稳压器提供输出电压VDD_RF，VDD_A和VDD_X。所有稳压器使用外部旁路电容器用于电源噪音过滤并必须如参考电路原理图中指示的那样进行连接。这些稳压器提供一个RFID 读取器系统所需的高电源抑制比（PSRR）。通过VIN（引脚2）为所有稳压器供电。这些稳压器并不是独立的并且在寄存器0x0B 中有公共控制位用于输出电压设置。这些稳压器可被配置运行在自动或者手动模式下（寄存器0x0B，位7）。自动稳压器设置模式确保PSRR 和RF 输出的最高可能电源电压之间达到最优折中方案（为了保证最大RF 功率输出）。手动模式允许用户手动配置此稳压器的设置。
系统有一个双输入接收器架构，还包括多种自动和手动增益控制选项，输入带宽可被选择来包含广泛范围的输入副载波信号选项。通过RSSI 寄存器可获得接收到的来自应答机、周围信号源或者内部电平的信号强度。输出可在一个数字化副载波信号和任一集成型副载波解码器间进行选择。
单片机应用系统工作时，除了进入系统正常的初始化之外，当由于程序运行出错或操作错误使系统处于死锁状态时，为摆脱困境，也需按复位键以重新启动。所以系统的复位电路必须准确、可靠地工作。单片机的复位都是靠外部电路实现的，在时钟电路工作后，只要在单片机的RST引脚上出现24个时钟振荡脉冲（即2个机器周期）以上的高电平，单片机便实现初始化状态复位。为了保证应用系统可靠地复位，系统采用按键电平复位方式。
单片机AT89S52的P1口与液晶显示模块LCD1602的数据端口相连，P3.2控制液晶模块的读写；对比度调整端连接一个10 kΩ的可调电阻，用来调整液晶显示亮度。另外，单片机的P2口与CPLD的8个I/O口相连，以进行数据传输，其电路设计如图2所示。
CPLD电路设计
晶振是为处理器提供频率基准的元器件，属于系统不可或缺的一部分。通常分为有源晶振和无源晶振两个大类，无源晶振要求芯片内部有震荡器，并且其信号电压根据起振电路而定，允许不同的电压，但无源晶振通常信号质量和精度较差，需要精确的匹配外围电路，如需更换晶振要同时更换外围电路。有源晶振不需要芯片的内部振荡器，可以提供高精度的频率基准，信号质量也较无源晶振要好。
epm7128SLC84需要提供外部时钟信号，由于CPLD对时钟精度要求甚高，通过前面的分析可知有源晶振的通信质量和精度较无源晶振高，所以采用1.000 MHz的有源晶体振荡器，电路的输出端口与处理器EPM7128SLC84的GCKL1连接，其具体电路设计如图3所示。
