标签：
摘要： 如果想要使串行输入逻辑信号Vt延时输出，则可以采用如图所示的电路。此电路采用一片RAM和一片二进制计数器，二者采用同一时钟信号CP。在时钟信号前半周期内，计数器内容加1，其输出作为读出数据的地址。在时钟信号后半周期内，新的输入内容Vf写入到同一单元，此信号须经过td=2n+1Tcp时间才被读出，此处Tcp为时钟信号周期。
如果想要使串行输入逻辑信号Vt延时输出，则可以采用如图所示的电路。此电路采用一片RAM和一片二进制计数器，二者采用同一时钟信号CP。在时钟信号前半周期内，计数器内容加1，其输出作为读出数据的地址。在时钟信号后半周期内，新的输入内容Vf写入到同一单元，此信号须经过td=2n+1Tcp时间才被读出，此处Tcp为时钟信号周期。
上一篇：秒信号发生器电路图
| 型号 | 厂商 | 价格 |
|---|---|---|
| EPCOS | 爱普科斯 | / |
| STM32F103RCT6 | ST | ￥461.23 |
| STM32F103C8T6 | ST | ￥84 |
| STM32F103VET6 | ST | ￥426.57 |
| STM32F103RET6 | ST | ￥780.82 |
| STM8S003F3P6 | ST | ￥10.62 |
| STM32F103VCT6 | ST | ￥275.84 |
| STM32F103CBT6 | ST | ￥130.66 |
| STM32F030C8T6 | ST | ￥18.11 |
| N76E003AT20 | NUVOTON | ￥9.67 |
