图14-38所示为四锁存D型触发器CC4042引脚功AT89S52-24PU能图。CC4042内含4个独立的锁存D型触发器，4个D型触发器共用时钟脉冲端CP和极性选择端POL。只有当CP与POL逻辑状态相同时，D端数据才被传输至Q端，否则数据被锁存。

图14-38; 四D型触发器CC4042引脚

图14-39所示为六锁存D型触发器CC40174引脚功能图。CC40174内含6个独立的锁存D型触发器，这6个D型触发器共用时钟脉冲端CP和清零端瓦。当CP=l时数据传输，CP=0时数据锁存。