■40纳米，低功耗FPGA引擎

• 自适应逻辑模块(ALM)提供业界最高的逻辑效率

• 八输入可碎查找表(LUT)

• 存储器逻辑阵列模块(MLAB)，用于高效实现小型FIFO

■高达550 MHz的高性能数字信号处理(DSP)模块

• 可配置为9 x 9位，12 x 12位，18 x 18位和36 x 36位全精度乘法器以及18 x 36位高精度乘法器

• 硬编码的加法器，减法器，累加器和求和函数

• 使用MATLAB和DSP Builder软件完全集成的设计流程从Altera公司

■最大系统带宽

• 多达24个基于全双工时钟数据恢复(CDR)的收发器，支持600 Mbps和6.375 Gbps之间的速率

• 专用电路可支持流行的串行协议的物理层功能，包括PCIe Gen1和PCIe Gen2，Gbps以太网，串行RapidIO® (SRIO)，公共公用无线接口(CPRI)，OBSAI，SD / HD / 3G / ASI串行数字接口(SDI)，XAUI和简化XAUI (RXAUI)，HiGig / HiGig +，SATA /串行连接SCSI(SAS)，GPON，SerialLite II，光纤通道，SONET / SDH，因特拉肯，串行数据转换器(JESD204)和SFI-5

■具有嵌入式硬IP模块的完整PIPE协议解决方案，该模块提供物理接口和媒体访问控制(PHY / MAC)层，数据链路层和事务层功能

■针对高带宽系统接口进行了优化

• 多达726个用户I / O引脚排列在多达20个模块化I / O bank中，这些模块支持广泛的单端和差分I / O标准

• 具有串行器/解串器(SERDES)和动态相位对准(DPA)电路的高速LVDS I / O支持，数据速率为150 Mbps至1.25 Gbps

■低功耗

• 建筑节能技术

• 3.125 Gbps时，典型的物理介质附件(PMA)功耗为100 mW 。

• 集成到Quartus II开发软件中的电源优化

■先进的可用性和安全性功能

• 并行和串行配置选项

• 具有针对单端I / O的自动校准的片上串行(RS)和片上并行(RT)终端，以及用于差分I / O 的片上差分(RD)终端

• 256位高级加密标准(AES)编程文件加密，通过易失性和非易失性密钥存储选项提供设计安全性

• 强大的IP产品组合，用于处理，串行协议和内存接口

• 具有高速夹层连接器(HSMC)的低成本，易于使用的开发套件

■模拟的LVDS输出支持，数据速率高达1152 Mbps