主从是串联连接的两个触发器的组合，其中一个充当主机，另一个充当从机。 每个触发器都连接一个互补的时钟脉冲，即如果时钟脉冲处于高电平状态，则主触发器处于使能状态，从触发器处于禁用状态，如果时钟脉冲为低电平，主触发器处于禁用状态，从触发器处于启用状态。主从触发器也称为脉冲触发器，因为在此操作模式下，触发器可以通过 CLK 脉冲启用或禁用。

主从触发器逻辑图

假设初始状态Y=0，Q=0，下一个输入是S=1，R=0； 在该转换期间，主触发器被设置并且 Y=1，从触发器没有变化，因为从触发器被反相时钟脉冲禁用，当主触发器的时钟脉冲变为“0”时，然后Y的信息通过从属且Q = 1，在这个时钟脉冲中，从属触发器处于活动状态，主触发器门被停用。

主从触发器逻辑图

主从触发器电路图

时钟主从触发器电路图

主从触发器时序图

输入和输出随时间的变化可以在时序图中定义。

主从触发器的行为可以通过时序图确定。 例如，在下图中，我们可以看到一个时钟脉冲信号，S是主触发器的输入信号，Y是主触发器的O/P信号，Q是主触发器的输出信号从触发器。

主从触发器的时间关系

主从触发器真值表

真值表是对所有可能输入组合的所有可能输出的描述。 在主从触发器中，有两个触发器以反相的时钟脉冲相互连接，因此在主从真值表中除了触发器状态外，还必须有一个时钟脉冲列，以便与时钟脉冲之间的关系输入输出随时钟脉冲即可确定。  

扩展资料

主从触发器优点如下：

1、主从触发器可以在电平触发或边沿触发的时钟脉冲上操作； 

2、它可以以多种方式使用。

3、带有边沿控制触发器的时序电路比电平触发触发器更易于设计。

4、通过使用主从配置，还可以消除围绕条件的竞争。