电源供电，内置的１６字深度环形ＦＩＦＯ可存储多次连续采集的数据，从而避免每次采集数据都要读取。且在采集多次数据之后才通知ＣＰＵ读取数据，减少了ＣＰＵ读取数据的中断次数，提高了系统的实时性。ＴＨＳ１２０６既可采用内部标准电压，也可采用外部输入标准电压，并可由内部寄存器控制。 图１为其引脚图，各引脚定义如下：

数据线。

２ 内部结构及功能

D11 D10 D9 D8 D7 D6 0 0 TEST1 TEST0 SCAN DIFF1 D5 D4 D3 D2 D1 D0 DIFF0 CHSEL1 CHSEL0 PD MODE VREF

D11 D10 D9 D8 D7 D6 0 1 RBACK OFFSET BIN/2s R/W D5 D4 D3 D2 D1 D0 DATA-P DATA-T TRIG1 TRIG0 OVF1/FRST RESET

微处理器读取采样数据的中断次数。为了控制ＦＩＦＯ的读写，ＦＩＦＯ用其设置的读指针来指示下一读取数据的位置而用内置的写指针来指示最后一次采样数据放置的位置。若有多个模拟信号输入，各个通道的转换值依次写入ＦＩＦＯ中。通过内部寄存器控制ＦＩＦＯ的触发门限，触发门限设定存入采样数据的深度，存入数据达到此深度时，ＤＡＴＡ ＡＶ有效。

振荡器产生的内部时钟和ＦＩＦＯ触发门限的乘积。当转换时间达到ＦＩＦＯ的触发门限时间时，数据存入ＦＩＦＯ，此时，ＤＡＴＡ ＡＶ输出有效，以通知微处理器读取数据。输入不同模拟信号通道时，ＦＩＦＯ的触发门限不同，通过内部控制寄存器ＣＲ１中的控制位ＴＲＩＧ１、ＴＲＩＧ０可设定具体的ＦＩＦＯ触发门限。相邻ＣＯＮＶＳＴ的输入时间应足够长，以保证ＡＤＣ在此时间内完成ＡＤ转换。

串口输出时钟作为ＡＤＣ的输入时钟，并用其上升沿触发ＡＤＣ转换。ＤＡＴＡ ＡＶ连接ＴＭＳ３２０Ｃ５４２的外部中断引脚，ＡＤＣ转换数据存入ＦＩＦＯ，在溢出时发出中断，然后由ＤＳＰ响应中断并读取Ｉ／Ｏ空间即ＦＩＦＯ的数据。