LMK01801具有极低的残留噪声，分频，数字和模拟延时调整，14（14）可编程差动输出：LVPECL，LVDS和LVCMOS每个差分输出（2路输出）。

LMK01801具有两个独立的输入，可驱动差分（LVDS，LVPECL）或单端模式（LVCMOS，RF正弦波）。第一个输入驱动器输出A银行组成的八（8）输出。第二个输入驱动器输出B银行 ??组成的六（6）输出。

特点

• 引脚控制模式或MICROWIRE（SPI）
• 输入和输出频率范围1 kHz到3.1 GHz的
• 单独的输入时钟输出银行A＆B.
• 14在两家银行的差分时钟输出（A＆B）
  • 输出A银行
    • 8个差分，可编程输出（最多8个LVCMOS）
    • 分频值的1至8，偶奇。
  • 输出B银行
    • 6个差分输出（或最多12 LVCMOS）
    • 除以值的1至1045或1至8，偶数和奇数
    • 模拟和数字延迟
• 在所有输出的所有划分的占空比为50％
• 银行A和B的独立同步
• RMS的抖动50 fs的频率为800 MHz
  • 50 FS RMS的加性抖动（12 kHz至20 MHz）
• 工业温度范围：-40?85°C
• 3.15 V至3.45 V操作
• 封装：48引脚LLP（7.0×7.0×0.8毫米）

目标应用

• 高性能时钟的布局和分工
• 无线基础设施
• 数据通信和电信时钟分配
• 医学影像
• 测试和测量
• 军事/航空航天