IP内核模块 更新时间：2011-05-28 18:10

本词条由华强电子网用户提供，如果涉嫌侵权，请与我们客服联系，我们核实后将及时处理。

IP（Intellectual Property）内核模块是一种预先设计好的甚至已经过验证的具有某种确定功能的集成电路、器件或部件。供芯片设计人员装配或集成选用。

常见的IP内核模块

• 常用的IP内核模块有各种不同的CPU(32/64位CISC/RISC结构的CPU或8/16位微控制器/单片机，如8051等)、32/64位DSP（如320C30）、DRAM、SRAM、EEPROM、Flashmemory、A/D、D/A、MPEG/JPEG、USB、PCI、标准接口、网络单元、编译器、编码/解码器和模拟器件模块等。丰富的IP内核模块库为快速地设计专用集成电路和单片系统以及尽快占领市场提供了基本保证。

IP内核模块的分类介绍

• IP内核模块有3 种不同形式：软IP 核(soft IP core)、固IP 核(firm IP core)和硬IP 核(hard IP core)。

  1．软IP 核

  软IP 核主要是基于IP 模块功能的描述。它在抽象的较高层次上对IP 的功能进行描述，并且已经过行为级设计优化和功能验证。它通常以HDL 文档的形式提交给用户，文档中一般包括逻辑描述、网表，以及一些可以用于测试，但不能物理实现的文件。使用软IP，用户可以综合出正确的门电路级网表，进行后续结构设计，并借助的设计时间。但因为其电路布局和工艺是固定的，同时也导致了灵活性较差，难以移植到不同的加工工艺。

  3．固IP 核

  固IP 核主要是基于IP 模块结构的描述，可以理解为介于硬IP 和软IP 之间的IP 核。固IP 一般以门电路级网表和对应具体工艺网表的混合形式提交用户使用。以便用户根据需要进行修改，使它适合某种可实现的工艺流程。近年来电子产品的更新换代周期不断缩短，而系统芯片的复杂程度却在增长，为了缓和这一矛盾，SoC 设计普遍采用基于IP 模块的设计方法。因为IP模块是预先设计好的，并通过了验证，设计者可以把注意力集中于整个系统，而不必考虑各个模块的正确性和性能，这除了能缩短SoC 芯片设计的时间外，还能降低设计和制造成本，提高可靠性。IP 重用技术使芯片设计从以硬件为中心，逐渐转向以软件为中心，从门级的设计，转向IP 模块和IP 接口级的设计。

IP内核模块的特点及复用面临的问题

• 理论上，IP 模块的出现可以减少研发成本，降低研发时间，可适度节省成本。不过，在实际应用中，由于芯片结构的复杂性增强，也有可能导致测试成本增加，及生产成品率下降。虽然，使用基于IP 模块的设计方法可以简化系统设计，缩短设计时间，但随着SoC 复杂性的提高和设计周期的进一步缩短，也为IP 模块的重用带来了许多问题：

  (1) 要将IP 模块集成到SoC 中，要求设计者完全理解复杂IP 模块的功能、接口和电气特性，如微处理器、业的目标和技术标准，通过规定开放标准，方便不同IP 模块的集成。