时序逻辑电路 更新时间：2011-05-29 04:10

本词条由华强电子网用户提供，如果涉嫌侵权，请与我们客服联系，我们核实后将及时处理。

时序逻辑电路的分类1.根据时钟分类（1）同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。（2）异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。2.根据

时序逻辑电路的分类

• 1.根据时钟分类

  （1）同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。

  （2）异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。

  2.根据输出分类

  （1）米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。

  （2）穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。

时序逻辑电路分析方法

• 时序逻辑电路基本分析步骤：

  1．写方程式

  （1）输出方程。时序逻辑电路的输出逻辑表达式，它通常为现态的函数。

  （2）驱动方程。各触发器输入端的逻辑表达式。

  （3）状态方程。将驱动方程代入相应触发器的特性方程中，便得到该触发器的次态方程。时序逻辑电路的状态方程由各触发器次态的逻辑表达式组成。

  2．列状态转换真值表

  将外输入信号和现态作为输入，次态和输出作为输出，列出状态转换真值表。

  3．逻辑功能的说明

  根据状态转换真值表来说明电路的逻辑功能。

  4．画状态转换图和时序图

  状态转换图：电路由现态转换到次态的示意图。

  时序图：在时钟脉冲CP作用下，各触发器状态变化的波形图。

常用的时序逻辑电路

• 1.寄存器

  在数字电路中，用来存放二进制数据或代码的电路称为寄存器。

  寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。

  按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。

  2.计数器

  在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器是一种累计脉冲个数的逻辑部件，不仅用于计数，而且还用于定时、分频和程序控制等，用途极为广泛，几乎所有数字系统中都有计数器。

  计数器可按多种方式来进行分类。按计数过程数字增减趋势可分为加法计数器、减法计数器以及加减均可的可逆计数器。按照进制方式不同，可分为二进制计数器、十进制计数器以及任意进制计数器。根据各个计数单元动作的次序，可将计数器分为同步计数器和异步计数器两大类。

时序逻辑电路故障分析

• 带有时序逻辑电路的数字电路主要故障分析：

  1. 时钟：时钟是整个系统的同步信号，当时钟出现故障时会带来整体的功能故障。时钟脉冲丢失会导致系统数据总线、地址总线或控制总线没有动作。时钟脉冲的速率、振幅、宽度、形状及相位发生变化均可能引发故障。

  2. 复位：含有微处理器(MPU)的设备，即使是最小系统，一般都具有复位功能。复位脉冲在系统上电时加载到MPU上，或在特定情况下使程序回到最初状态(例如，看门狗Watchdog程序)。当复位脉冲不能发生、信号过窄、信号幅度不对、转换中有干扰或转换太慢时，程序就可能在错误的地址启动，导致程序混乱。

  3. 总线：总线传递指令系列和控制事件，一般有地址总线、数据总线和控制总线。当总线即使只有一位发生错误时，也会严重影响系统功能，出现错误寻址、错误数据或错误操作等。总线错误可能发生在总线驱动器中，也可能发生在接收数据位的其它元件中。

  4. 中断：带微处理器(MPU)的系统一般都能够响应中断信号或设备请求，产生控制逻辑，以暂时中断程序执行，转到特殊程序，为中断设备服务，然后自动回到主程序。中断错误主要是中断线路粘附(此时系统操作非常缓慢)或受到干扰(系统错误响应中断请求)。

  5. 信号衰减和畸变：长的并行总线和控制线可能会发生交互串扰和传输线故障，表现为相邻的信号线出现尖峰脉冲(交互串扰)，或驱动线上形成减幅振荡(相当于逻辑电平的多次转换)，从而可能加入错误数据或控制信号。发生信号衰减的可能原因比较多，常见的有高湿度环境、长的传输线、高速率转换等。而大的电子干扰源会产生电磁干扰(EMI)，导致信号畸变，引起电路的功能紊乱。

时序逻辑电路的设计

• 1.时序电路的设计是根据要求实现其逻辑功能，先作出原始状态图或原始状态表，然后进行状态化简（状态合并）和状态编码（状态分配），再求出所选触发器的驱动方程、时序电路的状态方程和输出方程，最后画出设计好的逻辑电路图。

  2.在设计同步时序逻辑电路时，把CP 信号作逻辑1处理，对异步时序逻辑电路则把CP 信号作为一个变量来处理。

  3.用已有的M 进制集成计数器可构成N（任意）进制的计数器。当M >N 时，用1片M进制计数器采取反馈清零法或反馈置数法跳过M-N 个状态，而得到N 进制计数器。当M <N 时，用多片M 进制计数器组合起来，构成N 进制计数器，各级之间的连接方式可分为并行进位、串行进位、整体反馈清零和整体反馈置数等几种方式。

时序逻辑电路的检修

• 在检修时序逻辑电路之前应尽可能熟悉系统的结构原理和电路，然后是分析故障的表征特性，尽可能地缩小故障产生的范围。较高档的医疗设备一般带有自诊断程序，可充分利用它查找故障，将故障定位到较小范围。

  1.检查电源

  时序逻辑电路较常采用±5V、±15V、±12V电源。当电源对地短路或电源稳定性差都可能导致系统故障，表现为系统无反应、系统程序紊乱等。一般来说，电源对地短路是因为电容（去耦电容）短路产生的，找到故障电容最好的办法是采用电流跟踪仪跟踪短路电流，没有电流跟踪仪的就只好将电路分单元查找替换。

  2.检查时钟

  时钟电路一般由石英晶体电路组成(也有采用RC振荡电路的)。根据经验，石英晶体较易损坏。可用示波器测试时钟信号的频率、振幅、相位，或简单地用逻辑探针检测时钟脉冲的有无。对各个单元电路的时钟均应检测，以防断线、松脱、干扰等引起时钟脉冲的不正确。

  3.检查总线

  用逻辑探针检查总线上是否有脉冲活动。若总线上没有脉冲活动，可继续检查总线驱动器输入端有无脉冲信号、驱动器是否在允许状态、驱动器是否响应激励等，来确定故障是否是由于总线驱动器引起的，然后轮流检查每一个总线接收者。另外，可以关掉电源，用多用表检查总线各线的对地电阻，如果所有线的阻值一样，那么总线估计正常；如果一条或多条线的阻值与其余的不同，那么该线值得怀疑；如果有两根线的阻值相同，而又高于或低于其它的线，那么这两条线可能相互短路了。

  4.检查关键的脉冲信号

  用逻辑探针、示波器或逻辑分析仪观察复位、使能、选通、读写、中断、读内存等控制信号，可以较好地判断集成电路(IC)是否正常工作。当复位信号有效时，IC输出应被清零或置位，程序应回到初始状态运行；当使能信号有效而时钟脉冲正常时，IC数据线上应有脉冲活动；当逻辑探针连到读内存线上，而指示灯没有闪烁显示(即读内存线上没有脉冲活动)，说明微处理器可能在程序的某处卡住了，因为每一条指令读地址处存储器时，读内存线上通常是应有脉冲信号的；对于中断信号，可用逻辑探针来观察是否发生中断线路粘附，也可通过外加直流电压或低电平来控制(允许或禁止)被测试的中断。

  5.检查接口

  接口卡、印刷板与插座插接时可能松脱或偏离中心导致接触不良而引发故障，实际上很多故障的确是由此产生的，对此可用无水酒精擦拭清洁接口后再重新插接固定。另外数字系统还常常通过外部通信线路(RS232、MODEM、IEEE-488等)与其它系统连接，而连接线通常很长，还可能暴露于电子干扰源下，例如继电器、电机、变压器、大型X线机、阴雨天闪电等，连接口接触不良和电子干扰源的电磁干扰(EMI)均可能会产生错误的数据传送，甚至损坏相关的元件。对电磁干扰最好找出干扰源后排除它，其次可改善工作环境(如湿度和温度等)，加强屏蔽，或改用屏蔽性能好的连接线。

  时序逻辑电路的检修必须通过长期实际工作，摸索总结方法技巧，才能更好地诊断、发现并排除故障，提高维修技术水平。