1、继电器译码电路
继电器译码电路的作用是在单片机的控制下将1 536个测试点中的某两个测试点接入相应的测试电路。比如译码电路选中测试点1的输入继电器Kat和测试点2的输出继电器Kab，外部的被测电缆通过这两个测试点接入相应的测试电路，从而实现了导通或者绝缘测试。为了实现这样的功能译码电路可以分为地址锁存电路，输入继电器译码电路和输出继电器译码电路。以输入地址锁存电路为例，其原理如图5，图6所示。
单片机P0口作为数据总线将地址信号送给锁存器74HC573，同时P2.4，P2.5，P2.6，P2.7驱动HC138译码器形成锁存有效信号，使地址信号锁存在74HC573，由于地址信号为11位，所以需要单机发送两次地址信息。当11位地址准备完毕后，由单片机发送地址有效信号，将地址信号送给译码电路。
输入继电器译码电路和输出继电器译码电路具有相同的电路结构，以输入继电器译码电路为例，可以分为三级译码电路，每一级译码电路由总线隔离芯片74HC245，3～8线译码器74HC138和其他逻辑控制电路组成。第一级译码电路由11位地址信号中AT10，AT09，AT08，AT07组成，负责选择12块单板中的某一块;第二级译码电路由AT06，AT05，AT04，AT03组成，负责选择某块单板中的某一行;第三级译码电路由AT02，AT01，AT00组成，负责选择某块单板中的某一列，这样行列交叉就选中某一个测试点的输入继电器驱动电路，从而将该测试点接入了测试电路。地址信号在单板与单板之间经过74HC245的隔离，防止其驱动能力下降。
2、3.8线译码器电路
74LS138是一种集成的3-8线译码器芯片。它的逻辑电路如图1所示。
从图1可以看出，74LS138电路除了双点画线框内的译码电路外，还包含了由GS门组成的控制电路部分。
74LS138有3个附加的控制端S0、S1、和S2。当S0=1、/S1=/S2=0时，GS输出为高电平（1），译码器处于正常工作状态；否则，译码器被禁止，所有的输出被锁定在高电平。这3个控制端又称“片选”输入端，利用片选的作用可以将多片连接起来以扩展译码器的功能。
3、4线16线译码电路
在输入端输入D3、D2、D1、D0相对应的二进制编码（0/1），通过译码器“翻译”得出输出端的结果 Y0-Y15，如：当D3、D2、D1、D0分别为1010时，输出端为Y10（10）。
工作原理
用两片3线-8线译码器&TImes;138构成4线-16线译码器的逻辑图如图2-1所示。利用&TImes;138（1）的控制端S1’、S2’与&TImes;138（2）的控制电路S1相连，接入四位输入D0、D1、D2、D3的最高为A3可以完成译码器的扩展。当D3=0时，&TImes;138（1）工作，而×138（2）处于禁止状态，输出为高电平；而当D3=1时，×138（2）工作，×138（1）处于禁止状态。×138（1）输出为Y0’~ Y7’×138（2）输出为Y8 ~ Y15。
4、BCD译码驱动器电路
5、IO接口地址译码电路
如图所示地址空间280H～2BFH共分8条译码输出线：Y0～Y7 其地址分别是280H～287H、288H～28FH、290H～297H、298H～29FH、2A0H～2A7H、2A8H～2AFH、2B0H～2B7H、2B8H～2BFH，8根译码输出线在实验台I/O地址处分别由自锁紧插孔引出供实验选用。
地址译码方式
地址译码有两种方式，一种是单译码方式，或称为字结构方式；另一种是双译码方式，或称为X-Y译码结构。
1）单译码方式
16字&TImes;4位的存储器共有64个存储单元，排列成16行&TImes;4列的矩阵，每个小方块表示一个存储单元。电路设有4根地址线，可寻址24＝16个地址逻辑单元，若把每个字的所有4位看成一个逻辑单元，使每个逻辑单元的4个存储单元具有相同的地址码，译码电路输出的这16根字线刚好可以选择16个逻辑单元。每选中一个地址，对应字线的4位存储单元同时被选中。选中的存储单元将与数据位线连通，即可按照要求实现读或写操作了。
2）双译码结构
视每个字的1位存储单元构成一个逻辑单元，图中每个小方块表示一个逻辑单元。16个可寻址逻辑单元排列成4&TImes;4的矩阵，为减少地址译码电路的输出数量，采用双重译码结构，每个地址译码的输出线数为22＝4根（单译码方式需16根地址输出线）。图中A0、A1是行地址码，A2、A3是列地址码。行、列地址经译码后分别输出4根字线X0～X3和Y0～Y3。X字线控制矩阵中的每一行是否与位线连通，一行中究竟哪个逻辑单元被选中则由Y字线控制。被选中的单元将与数据线连通，以交换信息。
地址译码电路
地址译码电路设计实验报告
一、 实验目的
（1） 学习3-8译码器在接口电路中的应用；
（2） 掌握地址译码电路的一般设计方法。
二、 实验内容
用74LS138译码器设计地址译码电路，并用其输出作为基本输入输出单元的片选信号，使用设计的端口地址编写程序，实现数据的输入输出。
三、 实验原理
微机接口电路中，常采用74LS138译码器来实现I/O端口或存储器的地址译码。74LS138有3个输入引脚、3个控制引脚及8个输出引脚，其管脚信号如图 1所示。当3个控制信号有效时，相应于输入信号A、B、C状态的那个输出端为低电平，该信号即可作为片选信号。
32位总线地址是由XA2开始，所以地址是以4字节边界对齐的。实验系统的I/O地址空间共有256字节，偏移地址一般从00H～FFH。起始地址由PC机系统分配，可以查看端口资源得到起始地址。所以设计地址译码电路，主要是针对XA7以下低8位地址线译码，得到偏移在00H～FFH之间的端口。本实验要求不使用总线上的片选信号，自行设计端口偏移地址为E0H～FFH的译码电路，然后用译码输出作为I/O接口单元的片选。编写程序，完成I/O数据操作。实验参考线路如图2所示。
四、 实验步骤
1、安装驱动，配置实验环境。驱动安装成功后，如图 3、图 4所示：
2、按图 2所示，连接实验线路，接好的线路如图5所示：
3、运行Tdpit集成操作软件，根据实验内容，编写实验程序，对实验程序进行编译、链接；
4、运行程序，拨动开关，观看数据灯显示是否正确。
五、 实验结果
1、程序下载到实验箱后，数据灯示55H，效果如图 6所示：
2、通过TdPit集成操作软件，检测由开关输入的值。未拨动开关时，检测结果如图 7所示，结果正确。
六、实验总结
本次实验不难，但需要一颗细致的心。连接电路是一个细致的活，经过几次检测线路，才发现线路问题，经过重新连接电路，得到预期效果。
