TLK10034是为四通道多速率收发器，用于高速双向点至点数据传输系统中使用的。该器件支持三种主要模式。它可以用来作为一个XAUI 10GBASE-KR收发器，作为一个通用的8b/10b多速率的4:1，2:1，或1:1的串行器/解串器，或可使用在1G-KX模式。

当工作在10GBASE-KR模式中，TLK10034执行的8B/10B编码的其低速侧（LS）的数据输入端上呈现的XAUI数据流的序列化。序列化的8B/10B编码的数据在高速（HS）在64B/66B编码格式的侧输出。同样，TLK10034进行反序列化的64B/66B编码数据流的高速端的数据输入。反序列化的64B/66B数据在8B/10B在低速侧输出格式。在这种模式下延长长度的应用，以及前向纠错（FEC）支持链路培训。

TLK10034 通用SERDES模式操作的同时，进行2:1和4:1的8B/10B其低速侧（LS）的数据输入端上呈现的数据流进行编码的序列化。序列化的8B/10B编码数据的高速（HS）侧输出。同样，TLK10034进行1:2和1:4反序列化的8B/10B编码数据流的高速端的数据输入。反序列化的8B/10B编码数据在低速侧输出。根据上的序列化/反序列化比，低速侧的数据速率的范围可以从0.5Gbps至5Gbps，高速侧的数据速率的范围可以从1Gbps至10Gbps。1:1再定时模式也支持，但限于1Gbps至5Gbps的速率。

TLK10034也支持1G-KX（1.25Gbps速率）模式，PCS（CTC）功能。此模式可通过软件配置或通过自动协商。如果软件配置，使用，数据传输速率高达3.125 Gbps的支持。

无论是低速和高速端的数据输入和输出的差分电流模式逻辑（CML）型，带集成终端电阻。

TLK10034提供灵活的时钟方案，支持各种操作。它们包括用于时钟与外部抖动清洗的时钟从高速侧回收的支持。该器件还能够在10GBASE-KR和1G-KX模式进行时钟容限补偿（CTC），允许异步时钟。

该TLK10034提供低速侧和高速侧环回模式自我测试和系统诊断的目的。

的TLK10034已经内置码型发生器和验证程序，以帮助在系统测试。该器件支持PRBS，高，低，混合，CRPAT长/短仓，CJPAT，和的KR伪随机测试模式产生方波的生成和验证。在低速和高速侧支持的模式的类型依赖于所选择的操作模式。

TLK10034有一个集成的信号丢失（LOS）检测功能，高速和低速双方的。，LOS是断言，在输入差分电压摆幅超过LOS断言门槛，少的条件下。

在10GBASE-KR模式，每个通道的对准是通过标准的XAUI对准计划。在通用SERDES模式，实现每个通道的低速侧对准通过专用的通道校准计划。上行链路合作伙伴设备，需要对准计划实施的正确的连接操作。正常的链路上运行恢复，只，通道校准后实现。

四TLK10034通道是完全独立的。它们可具有不同的参考时钟，以不同的数据速率，并具有不同的序列化/反序列化比率。

低速侧的TLK10034是理想的具有FPGA或ASIC的能够处理的低速率的串行数据流的接口。高速侧的接口与远程系统通过光纤，电缆或背板接口的理想选择。TLK10034支持与SFP和SFP +光模块，以及10GBASE-KR兼容的背板系统。

特点

• 四通道多速率收发器
• 支持10GBASE-KR，XAUI，和1GBASE-KX以太网标准
• 支持所有CPRI和OBSAI数据速率高达10 Gbps
• 支持多速率的SERDES操作与高达10.3125Gbps上的数据速率
• 低速侧高速侧和高达5Gbps
• 差分CML I / O的高速和低速双方的
• 接口背板，被动和
• 主动铜电缆或SFP +光模块
• 可选的参考时钟，每通道
• 多路输出时钟选项
• 对高速和低速双方的环回功能
• 支持数据重新定时操作
• 支持PRBS，CRPAT，CJPAT，高/ Low-/Mixed-Frequency的模式，KR
• 伪随机图形生成和验证，方波产生
• 两个电源：1.0V，1.5或1.8V的额定
• 无电源排序要求
• 发送去加重和接收的自适应均衡为“允许”
• REACH对高速和低速双方的扩展背板/电缆
• 可编程发送输出摆幅高速和低速双方的
• 信号丢失（LOS）检测
• 支持10G-KR链接的培训，前向错误校正，自动协商
• 巨型数据包支持
• JTAG IEEE 1149.1 / 1149.6测试接口
• 行业标准MDIO第45和22控制接口
• 65nm的先进CMOS技术
• 工业环境工作温度（-40°C至85°C）
• 功耗：每通道825mW（标称）
• 设备封装：19毫米x 19毫米，324引脚PBGA，1毫米的焊球间距