CoreLink DMC -520是ARM的第五代内存控制器。的CoreLink DMC -520已设计，以满足企业的需求系统根据各地缓存相干网络产品从ARM。的CoreLink DMC -520 到ARM的质量服务（QoS）的计划，其中包括分布在两个互连和内存控制器的功能是一个关键部分。

企业级的RAS（可靠性，可用性和可服务性）功能，如ECC X72 DRAM，TrustZone的安全性和终端到端到端的QoS是不可分割的组成部分，这种新的内存控制器。的CoreLink DMC -520使用DFI的接口，使整合与行业标准的PHY ?。

特点

• 高带宽，低延迟的DMC -520
• 系统接口：1，直接连接到CCN产品采用AMBA?5 CHI（相干集线器接口）规范
• 系统数据宽度：128位
• 通过APB接口配置：
• 存储器接口：1内存接口，通过DFI接口连接到DRAM
• 内存类型：DDR3，DDR3和DDR4
• 内存宽度：X72位DRAM
• ECC：SECDED或增强ECC
• 的QoS：基于QoS的调度算法，非阻塞路径的DRAM通过CCN