三、生成网表： 生成网表前先检查电路是否有问题，比如有些地方可能忘记了连接或接得不对等，如下左边图，点 Design Rules Check, 有错误会有提示，并可查看，但有些错误在我们故意的，比如上图中两个电阻一端什么都没接，是会报错的，但我们仍可生成网表。如下右边图选中 my pcb.dsn后点 Tools中的 Create Netlist. 点 Create Netlist 后，弹出上左图，(可选是否立即在 Allegro PCB 中打开，不选就以后我们在 Allegro PCB Designer 中手工导入. )点确定后如上右图出现生成网表过程，有错就提示，没错就结束，完成。后章节中（布局）还有讲到加入元件特殊属性后的特别设置再生成网表。生成元器件材料清单(BOM) (也可以以后在 PCB 中生成 BOM)在 Excel中打开 BOM 的效果如下图所示：