摘要： 由逻辑式就可画出逻辑图，如下图(a)和(b)所示，由一个“异或“门和一个”与“门组成。半加器是一种组合逻辑电路，其图形符号如下图(c)所示。和，还有一个来自前面低位送来的进位数.这三个数相加，得出本位和数（全加和数）和进位数.这种就是“全加“，下表为全加器的逻辑状态表。AiBiCi-1CiSi0000000101010010111010001101101101011111全加器可用两个半加器和