行业首个 ASIC 级架构

需要创新架构方法来管理支持全面线路速率智能处理的每秒数百 Gb 级系统性能，将其扩展至 TB 乃至每秒万亿次性能水平。不仅要提升每个晶体管或系统模块的性能，或扩展系统中模块的数量，同时还要从根本上改进通信、时钟、重要路径与互联，充分满足海量数据流与智能数据包、DSP 和／或线路速率图形处理需求。

UltraScale™ 架构通过在完全可编程的架构中应用前沿 ASIC 技术解决这些挑战。该架构不但可从 20 纳米平面扩展至 16 纳米 FinFET 乃至更高技术，同时还可从单片向 3D IC 扩展， 这不仅可解决系统总吞吐量及时延扩展的局限性问题，而且还可直接满足互联需求，消除系统高级节点性能的一大瓶颈。

我们的新一代架构旨在满足您的新一代架构需求

UltraScale 架构配合 Vivado® Design Suite 实现了下一代系统级功能：

• 海量数据流针对宽总线优化，能够以最低时延支持数 Tb 的吞吐量。
• 高度优化的重要路径与内建高速存储器级联可消除 DSP 与数据包处理的瓶颈。
• 增强型 DSP Slice 整合 27 x 18 位乘法器和两个加法器，可显著提升定点及 IEEE Std 754 浮点运算性能与效率。
• 可实现二代 3D IC 系统集成的晶片间带宽步进功能以及全新的 3D IC 宽存储器优化接口。
• 海量 I/O 与存储器带宽，包括支持可实现大幅时延降低的新一代存储器连接以及多个硬化 ASIC 级 100G 以太网、Interlaken 与 PCIe® IP 核心。
• 堪比 ASIC 的多区域时钟可实现支持极低时钟偏移与高性能可扩展性的低功耗时钟网络。
• 通过极大范围的静态及动态电源门控在各种功能元件间进行电源管理，可显著节省电源。
• 通过 AES 比特流解密与认证、密钥模糊处理以及安全设备编程等高级方法实现新一代安全应用。
• 在不影响性能与时延的情况下，采用 Vivado 工具通过协同优化消除路由拥塞，实现超过 90% 的器件利用。

  首款 UltraScale 器件扩展了现基于 28nm 工艺技术的 Xilinx Virtex® 、 Kintex® FPGA 以及 3D IC 成功产品系列，并将成为 Zynq® UltraScale All Programmable SoC 的基石。它们将实现下一代 smarter system 的全新高性能架构需求，包括：

  • 带有智能包处理和流量管理功能的 400G OTN
  • 4X4 混合模式 LTE 与 WCDMA 无线电支持智能波束形成
  • 带有智能图像增强和识别功能的 4K2K / 8K 显示
  • 面向情报、监视和侦察 (ISR) 的最高性能系统
  • 面向数据中心的高性能计算应用