DIGITIMES Research调查，2016年第1季大陆市场智慧型手机应用处理器(Application Processor；AP)因传统春节长假，生产需求降低，且2015年第4季已提前备货，使得第1季拉货力道急速冷却，因此整体出货量将季衰退19.8%，仅1.36亿颗，在主要业者方面，由于第二大厂展讯的出货衰退幅度将大于龙头厂联发科与第三大厂高通(Qualcomm)，将呈现联发科占有率小幅上扬至39%，展讯与高通市占率差距自2015年第4季5.9个百分点缩小至3个百分点的情形。

2016年第1季大陆主要智慧型手机AP厂商中，仅高通衰退幅度将控制在1成左右，而联发科出货衰退虽将接近2成，但小于展讯的衰退幅度，因此联发科出货市占率可望较2015年第4季增加0.6个百分点，为39%。

展讯受到市场局限性的影响，2016年第1季其于大陆手机AP市占率衰退幅度将大于其他竞争对手，整体占比将较2015年第4季衰退0.8个百分点，为25.8%。

另一方面，高通新款中高阶产品维系住出货热度，衰退幅度小，2016年第1季高通在大陆手机AP市占率将增加至22.8%，使得其落后于展讯的市占率差距缩小。

另外，2016年第1季Cortex-A53与Cortex-A7架构占大陆手机AP出货量比重分别将较2015年第4季增加1个百分点，达到59%及32%，相较之下，Cortex-A15/A17则将加速退出市场。

3Q’14~1Q’16大陆智慧型手机应用处理器出货量变化及预测

资料来源：DIGITIMES，2016/2

成本优势
【范中兴／台北报导】DRAM再度过多年好光景后，去年起景气转坏，厂商必须积极转进先进制程，才能取得成本优势，在去年刚进入20奈米后，3大厂今年将火拼16/18奈米，三星、SK海力士、美光今年都将开始试产，不过从20奈米转进的难度来看，16/18奈米进展是否如预期，值得观察。


根据DRAMeXchange研究协理吴雅婷预估，2016年虽然受惠于来自智慧型手机及伺服器的需求影响，单机搭载容量会有显着提升，各项终端产品仍难有爆发性的发展。预估2016年整体DRAM需求约为23%，供给位元成长约为25%。市场维持小幅供过于求，DRAM单价持续下滑，各家获利能力将大幅取决于制程转进所造成的成本下降以及产品组合的调配。

三星进展速度最快
目前3大厂的20奈米都已经进入量产，其中三星进展速度仍是最快，去年第3季在标准型记忆体及伺服器记忆体都已经大量供货，也推出行动记忆体LPDDR4，在现今跌价的市场中保有成本优化的优势；SK海力士也开始出货，今年开始放量，行动记忆体将大量供货。
美光度过研发及投产初期的不顺遂后，产品在伺服器记忆体领域小量出货，标准型记忆体验证正逐步执行当中，为3大厂中制程转换最落后者，美光在台日两地的尔必达、台湾台中厂、华亚科等晶圆厂都已经完成8成的制程转换，本季开始出货会有明显的提升。
而在最新16/18奈米制程部分，三星挟带制程工艺的优势，DDR4记忆体早在2015年进入20奈米制程的成熟期，8Gb已成为三星在DDR4的主流规格，今年下半年也将进入18奈米制程，而美光、SK海力士也积极研发中，预期年底到明年初试产。
为了新制程，3大厂资本支出都还是维持高档，三星今年记忆体资本支出约在70亿元；美光2016会计年度资本支出将增加为53~58亿；SK海力士今年的资本支出49亿美元。


美光今年急起直追
根据Bernstein Research分析师Michael Newman去年发表的报告指出，技术领先的厂商将吃掉大部分利润，南韩三星靠着20奈米制程领先对手，去年独吃市场6成利润，其他家分食其余4成，三星领先推出DDR4、LPDDR4，因而拥有定价优势。
相较之下，美光的代工厂华亚科（3474）去年第4季获利只剩4亿多，以去年美光大部分利润让给华亚科来看，同一期间，美光DRAM事业恐怕已经见到赤字，今年势必要急起直追。 苹果日报

针对近期中国地区有报导指出Helio X20陷入过热问题，可能面临此款处理器无法顺利上市危机，不过联发科方面对此类消息予以否认，强调目前此款处理器已经进入量产阶段，同时与合作夥伴之间导入应用合作也均维持正常，针对相关报导指称Helio X20有过热问题，联发科则说明藉由本身低功耗技术与多丛集档位切换设计，将此处理器能以最佳模式运作，而不致于产生过热现象。



去年Qualcomm因自主架构设计无法赶上既定时程，因此在Snapdragon 810采用ARM big.LITTLE架构设计，虽然搭配台积电20nm制程技术，但依然无法摆脱“过热”所造成形象与销售影响，因此在去年底正式推出的Snapdragon 820重新改回自主架构设计，希望藉此摆脱高阶处理器过热问题。

而相同情况似乎也出现在联发科预计今年推出的Helio X20，先前有不少消息指出联发科因此款处理器出现过热情况，导致无法顺利供货之余，似乎也影响既定市售产品应用合作关系。不过，联发科稍早出面对此类消息做澄清，表示目前Helio X20采用低功耗技术与多丛集档位切换设计，将使此款处理器能以最佳模式运作，并不致于产生过热现象。

同时，联发科更强调目前Helio X20已经进入量产阶段，同时与合作夥伴之间导入应用合作也均维持正常。根据联发科说法指出，一旦处理器侦测到运作温度提升至一定程度时，将会自动调整Cortex-A72核心运作时脉，或是将其运作核心关闭，直接转换成以8核Cortex-A53架构模式运作，另外也强调Cortex-A72实际效能也有不错表现。

但在采用ARM big.LITTLE架构设计，仅在组合模式等细节做调整之下，配合台积电20nm制程设计是否能直接与采用三星14nm FinFET制程技术的Qualcomm Snapdragon 820，以及首度导入自主架构设计的三星Exynos 8890抗衡，目前依然无法透过实际应用产品做具体比较。

从先前联发科公布消息来看，Helio X20采用特殊三丛集档位设计，藉由双核Cortex-A72 (2.5GHz)、两组4核Cortex-A53 (各为2.0GHz、1.4GHz)构成“2+4+4”的特殊10核心处理器，预期将与HTC、小米与联想等厂商合作应用。

而就根据联发科说明，目前依然看好多核心架构设计市场策略，认为在此设计下将能带来瞬间爆发效能、多工运作弹性，以及相对节电与温度控制等好处，因此本身仍会维持相同发展方向。而针对竞争对手先后进入处理器核心自主架构，联发科仍维持与ARM合作，并且藉由不同优化技术、设计达成最佳效能表现，藉此与竞争对手做出差异化，同时认为自主架构并非处理器效能最终关键，甚至存在投资效益的不确定性。

在先前消息中，联发科接下来将会在Helio X20之后持续推出特殊四段档位设计的Helio X30，处理器设计则分别以ARM Cortex-A72 2.5GHz四核心架构，搭配ARM Cortex-A72 2.0GHz双核心架构，另外再加上ARM Cortex-A53 1.5GHz双核心架构与ARM Cortex-A53 1.0GHz双核心架构，形成“4＋2＋2＋2”的10核心架构设计。经济日报

半导体产业度过2015年景气寒冬，2016年开春各研调机构纷纷提出最新景气预测，多数预估今年半导体呈现微幅成长态势。

资策会产业情报研究所（MIC）预估，2016年全球半导体产业产值仍持续受到两大终端产品出货表现的影响，与2015年相比较，将衰退约2.2%，仅达到3,324亿美元。不过，台湾半导体整体表现仍优于全球，成长率将回稳，预估整体产值会达到22,135亿元台币，较去年成长2.4%。

工研院IEK产经中心的研究报告指出，预估2016年自第1季开始半导体又有所成长，整体台湾的半导体产业表现，IEK的预估将可达到23,364亿元台币的产值，较2015年成长4.1%。其中车联网、智慧家庭与智慧健康成为下一波科技发展潮流，未来5年内市场将持续成长。

国内拓墣产业研究所预估，在全球行动通讯产业成长趋缓下，2016年因记忆体产值衰退幅度大，全球半导体产值年微幅下滑0.6%，总产值约3295亿美元，其中看好车用电子带动2016年类比IC产值的年成长率来到3.5%。

研调公司顾能（Gartner）的最新预估，2016年半导体市场总营收将达3400亿美元，较去年增加60亿美元，年成长1.8%，主要成长动能来自智慧型手机与逐渐成为标准配备的固态硬碟（SSD）。

研调机构IC Insights指出，2016年IC市场荣枯与全球经济成长息息相关，预估2016年IC市场产值将出现4%年增长，看好智慧型手机及伺服器需求持续畅旺。预估今年IC出货量可望成长5%，较去年4%成长率呈现微幅增长态势，不过，由于市场竞争持续激烈，预估今年IC平均售价将下滑约1%，预估IC产能利用率在90%至93%之间，其中12寸厂产能利用率将可高于平均水准，约在95%。经济日报

封测大厂日月光昨晚公告，因公平会最快在三月三日才会允许与矽品的结合案，因此将延长公开收购矽品期间至三月十七日，较预定时间展延一个月。

日月光去年发动对矽品的公开收购战，第一波斥资三百五十二亿元，取得矽品百分之廿四点九九股权，去年底展开二度公开收购，拟至二月十六日，以每股五十五元再收购矽品百分之廿四点七一股权，最高收购金额四百廿三点五亿元，持股将提升至百分之四十九点七一。

由于日月光公开收购矽品的成就条件中，仍需达到百分之五的最低收购门槛，也要在收购期间获得公平会不禁止结合案的确认，因此日月光已在去年十二月廿五日向公平会申报。

公平会二月二日收文，也去函日月光表示，除另收受公平会缩短、延长、禁止结合或不受理的书面通知者外，三月三日起得依结合申报事项进行本结合。

日月光指出，合理预期公平会最快在三月三日起允许公开收购人与矽品进行结合，因此宣布延长公开收购期间；其中，台湾公开收购至台湾时间三月十七日下午三时卅分止，美国公开收购则至三月十七日凌晨一时卅分纽约时间止。


日月光收购矽品案各国审查进度 图／经济日报提供经济日报

Lev Klibanov，TechInsights制程分析师

为了瞭解晶片如何制造以及为什么在某些情况下表现出特定结构，TechInsights经常针对晶片进行反向工程。本文讨论在金属闸逻辑制程中所采用的两种电子熔丝(eFuse)结构，包括英特尔(Intel)与台积电(TSMC)所打造的eFuse结构。

首先观察英特尔采用32nm高介电常数金属闸(HKMG)制程的Westmere/Clarkdale处理器(约2009年发表)中的eFuse结构。当时，英特尔采用eFuse作为一次性可编程唯读记忆体(OTP-ROM)的一部份。如今，我们知道其用途还包括保存编程程式码、晶片上配置资料以及加密密钥。

在金属闸极出现以前，电子可熔断晶片熔丝通常由多晶矽闸极层制造。但随着金属闸极CMOS制程出现，多晶矽无法再做为熔丝元件。那该怎么办呢？

英特尔在2010年发表了一份关于其32nm制程OTP-ROM的文件(Kulkarni et al. J. Solid-State Circuits 2010)，透露其采用电子熔断金属熔丝(eFuse)作为记忆体元件。该熔断元件透过第2个过孔(via 2)连接第2层金属(metal 2；M2)汇流排到第3层金属(metal 3；M3)线制造而成。其3D热建模显示在过孔上面的部份是可熔断的元件。

但是，我们发现在Westmere/Clarkdale处理器中的熔线(fusible link)或熔丝，采用如图1的顶层金属(metal 1；M1)走线建置。


图1：由图中可看到2个熔断的熔丝和6个完整的熔丝，彼此互连至基本的驱动电晶体。熔丝的熔断部份形状并不规则，但与构成M1走线的铜原子电迁移(EM)保持一致

英特尔所发表的论文中描述这种空隙的形成(熔断作用)是根据热辅助电迁移而来。

在熔丝的左侧可看到较大的过孔，这主要用于在过孔底部保持低电流密度，以确保这种电迁移空隙出现在熔线上。

进行电迁移的金属线‘平均无故障时间’(MTTF)可由Black的公式(1)(JEDEC JESD63，1998)计算出来：



公式(1)中的J是电流密度，T为温度，Ea是指大约0.9电子伏特(eV)的活化能量(activation energy)，A是常数，k是波兹曼(Boltzman)常数，n则是范围从1到2之间的建模参数，在此取n=1。

我们可以使用公式(1)估计英特尔的eFuse需要多长时间进行熔断。为此，我们测量了熔丝的截面积(1x10-10cm2)，估算出MOS驱动电晶体约使用12mA的恒定驱动电流熔断熔丝(~1.2x108A/cm2)。根据现有的资料显示，在温度300℃、1.5mA/cm2的偏置电流下，Damascene镶嵌铜线的MTTF约为440小时(R. L. de Orio et al. VLSI-SoC conference 2009)。440小时MTTF是从其图表之一推论而来，很可能导致相当程度的不确定性。

根据英特尔的论文显示其熔丝在过孔顶部具有温度高达1,000 ℃的热点，但Westmere/Clarkdale eFuse采用像M1的金属片建置。我们怀疑M1熔丝可自加热至1,000 ℃，不过500 ℃也还算合理。这种假设结合公式(1)可实现约0.2微秒(us)的MTTF时间。英特尔使用约1us的时间偏置2V脉冲熔断其熔丝，因此，我们估计约0.2us的结果也很合理。

我们以库存的一款Westmere/Clarkerdale处理器复制了英特尔的熔丝熔断过程，并以图2显示熔断熔线的穿透式电子显镜(TEM)截面图。透过为此特定样本进行脱层后，暴露出接触M1熔线的M2走线。这些走线连接至一款4点探针，并施加0-2V偏置脉冲与13mA峰值电流。出现在M1走线的空隙表示成功熔断了熔丝。


图2：透过为此样本进行脱层后，暴露出接触M1熔线的M2走线。这些走线连接至一款4点探针，并施加0-2V偏置脉冲与13mA峰值电流。在M1走线的空隙表示成功熔断了熔丝

并不是只有英特尔一家公司采用eFuse结构，我们发现该元件也出现在台积电20nm平面HKMG制程的几款产品中。图3显示台积电的熔丝在M2时形成，其中两款已经熔断。这些熔丝成对地出现，其中之一可作为熔线，另一款则可能用于差动感测电路的参考元件。


图3：采用台积电eFuse 20nm平面HKMG制程的高通(Qualcomm) Gobi MDM9235数据机逻辑结构分析

图4所示的熔丝具有蝴蝶结形状的狭窄熔线，连接至更宽的转换区与较大的终端元件。图中可看到6个过孔接触至终端元件，过孔冗余提供低电阻连接至熔线。


图4：台积电的eFuse的放大图

较大的端点也可以作为散热片，让熔丝在熔断过程中两端较中间区域冷。熔线的中间部份理应是最热的部份，因为它距离冷却端点最远。这或许可解释为什么我们看到熔丝的熔断部份总是在中间，而非接近任一端点处。

我们可以估算出台积电eFuse的中间部份有多热。首先，我们假设在熔断过程中并未对端点元件加热，由熔线而来的热会流至端点元件，但不至于流进周围的电介质。这并不至于不合理，因为铜的热导率大约比熔线周围的低k电介质更好1,000倍(铜：385w/mK；SiOC：~0.4W/mK)。我们还假设在此计算中，铜的电阻率并不会随温度改变而发生变化。其实这项假设是错误的，但可大幅简化我们的计算。我们估计熔线中间部份的温度大约上升了：



在公式(2)中，p是Cu的电阻率，k则是其热传导率。L是熔丝长度，A是熔丝的横截面。I则是指由于偏置电流而来的驱动电流，可被视为一个常数。

这可使熔丝中间部份的温度提高大约170℃，但还不够热到足以加速电迁移过程。

当金属表现出正的温度系数时，我们在公式(2)中所假设的恒定电阻率显然是错误的，因为所给定的电阻率为：



其中，a是Cu的温度系数(3.9×10-3K-1)。将公式(2)中的170℃温度加入公式(3)，显示熔丝中间部份的电阻率增加了近70%。熔线中间部份增加的电阻值导致加速焦耳加热(IR加热)，从而造成了热耗散。我们认为这种热耗散在台积电的融合作用(而非电迁移)中占据主导地位。

台积电在其US 8,749,020 (‘020)专利中显示，该公司利用化学机械研磨(CMP)微负载效应削薄了熔丝的中间部份，迫使熔线先在中间熔融，从而提高其电阻率。该‘020专利还指出，熔线的厚度会受到相邻虚拟金属图案出现的影响，在CMP期间，较大的相邻虚拟金属图案可能导致从熔线移除金属的机会增加。因此，熔丝的中间部份较两端更薄，如图5。


图5：熔丝截面图(USP 8,749,020)

但图4看到的虚拟M2金属片似乎太小，并不至于影响熔线的CMP处理。透过图6的扫描式电子显微镜(SEM)横截面可看到台积电的熔丝长度。


图6：台积电的熔丝SEM横截面图。但我们并未发现熔线的中间部份比两端更薄

此外，图7的TEM截面图可看出一些紧密的间距与单独的M3，显示金属的局部图案并不至于影响金属线宽或厚度。


图7：台积电20nm制程实现最小间距的第三层金属(M3)

我们认为，台积电的虚拟金属片并未被用于形成熔线，而是作为被熔断熔丝喷出材料的阻障层。此外，IBM的eFuse专利(8,421,186)也支持这样的解释。在该专利中，IBM将这种虚拟金属片描述为阻障线，作为阻绝熔断熔丝喷出碎屑的阻障层。

从这样的形容中可知熔断过程相当猛烈，就像我们在英特尔的熔丝(图2)所看到的情形一样。如果是这样的话，台积的的虚拟M2金属片作用就像是阻障层一样，用于避免喷发的铜扩散至相邻电路。

经过多次反向工程的努力后，我们总算瞭解这些eFuses如何运作了。

编译：Susan Hong

(参考原文：A Look at Metal eFuses，by Kevin Gibb, Lev Klibanov, TechInsights)
eettaiwan