FPGA/PLD解决方案-技术资料-华强电子网

分类

三防设计

; ;为了使电子元器件达到三防S8050要求，一般采取的三防设计原则如下：;;;①采用吸湿性小、防潮和防腐能力强的电子元器件、零部件和材料。;; ②采用密封结构。;;;③采用喷涂、浸渍...

关键词：

1291 08-10
ECC电路

;;; EEPROM -个重要的失效模式EAM5045DV是隧道氧化层击穿。已经证明，本征单元的耐久性高于106个E/W周期。但是在存储单元中存在少数几个弱位在低于104个擦写周期内就...

关键词：

1099 08-10
与电路的相互影响

;;; 在现代ESD保护电路设计中，ESD与电路FS8205A的相互影响是非常复杂的，也是非常重要的，但又往往被忽略。另外一方面，尽管独立的ESD保护结构在电路中的寄生器件可能引起早期...

关键词：

515 08-10
基极偏置电压

;;; 照片2.3是输入信号训i与晶SB240体管基极电位u。的波形。;;; Vb的振幅和相位完全与训，相同，Vb的波形是在交流成分上叠加约2.6V(在照片中为2. 62V)的直流电压...

关键词：

1236 08-10
晶体管和FET的工作原理

;;; 掌握晶体管和FET的工作LA4160原理，在理解电路上是非常重要的。在设计晶体管和FET电路时，只要能够形象地掌握放大器的工作，其后就只是单纯地计算了。;;; 但是在不能设计晶...

关键词：

1516 08-10
低残留波纹电源电路

;;; ;图10.16是提高误差放大SW-277TR器的增益，使得残留波纹进一步减少的电源电路。当增大误差放大器的增益时，增益变大的份量全部变成负反馈，能够将输出电压的波纹成分减少同样...

关键词：

615 08-10
益为0的共发射极电路

;;; 照片8.5是VEL，与Tr2的发MAX232射极电位VE2（一Trz的集电极电位），Tr2的基极电位Vb2的波形。;;;;;;;;;;;;;;; ;;;;;; Trz的基极加了...

关键词：

560 08-10
使用NPN晶体管与负电源的射极跟随器

;;; 图3.14表示使用NPN晶体管WM8524与负电源的射极跟随器的电路图。仅有负电源时，也能够使用NPN晶体管来制作射极跟随器。;;; 即使使用负电源，基本的电路结构也与前述的图...

关键词：

1291 08-10
晶体管、FET和lC

;;;;现在是IC的全盛时代！;;; 我们身边有各种各样的电器，例如SGL160N60UFDTU电视、VTR、CD组合式收录机、计算机等，打开这些电器的机壳就会发现内部几乎全是IC，已...

关键词：

390 08-10
高级应该的参数设置

;;; 在更高级一些的应用中，可能ST10F269Z2-Q3还会遇到以下一些参数设置：;;; 1)命令和频率设定值的选择P0719，它是控制命令源的总开关，它由两位数××组成，十位上的...

关键词：

835 08-10
正反馈

;;; 我们现在讨论如图14.1所示的A6251电压增益（放大倍数）A，大于1，而且输入输出相位差为零（正相）的放大器（非反转放大器）的输出端连接到输入端的电路。电路的输入端产生的噪声...

关键词：

670 08-10
选择温度补偿用晶体管

;;; 下面确定温度补偿用LM3S615-IQN50-C2的晶体管Tri。只要这个晶体管集电极电流Ic的最大额定值在6.5mA以上（Tr4或Trs的IDSS的最大值），集电极一发射极电...

关键词：

647 08-10